PCIe總線DMA高速傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對(duì)數(shù)據(jù)傳輸系統(tǒng)中外設(shè)帶寬受限,、有效帶寬低的問(wèn)題,設(shè)計(jì)了一種PCIe總線的DMA高速傳輸系統(tǒng),。以FPGA為控制核心,,采用PIO操作與DMA操作分時(shí)組合的控制模式實(shí)現(xiàn)全雙工DMA讀寫(xiě)通道的傳輸層協(xié)議。PIO操作配合中斷實(shí)現(xiàn)指令與狀態(tài)實(shí)時(shí)收發(fā),,DMA模塊設(shè)計(jì)了一種兩段式切片的裁剪機(jī)制實(shí)現(xiàn)PCIe協(xié)議的傳輸長(zhǎng)度控制,,發(fā)送模塊設(shè)計(jì)請(qǐng)求仲裁邏輯實(shí)現(xiàn)請(qǐng)求事務(wù)的優(yōu)先級(jí)仲裁,接收模塊采用本地緩存TAG標(biāo)號(hào)的方法實(shí)現(xiàn)請(qǐng)求回應(yīng)的實(shí)時(shí)管理并解決回應(yīng)亂序問(wèn)題,。最后通過(guò)時(shí)鐘計(jì)數(shù)的方法測(cè)試傳輸速度,,分析了影響讀寫(xiě)傳輸速度的制約因素。經(jīng)驗(yàn)證,,DMA寫(xiě)操作有效帶寬已經(jīng)達(dá)到75%,,非常接近80%的理論極限,DMA讀操作也達(dá)到了60%,。本設(shè)計(jì)解決了高速數(shù)據(jù)傳輸系統(tǒng)中的帶受限寬問(wèn)題,,具有一定的工程應(yīng)用價(jià)值。

發(fā)表于:2024/1/26 11:42:00