日韩精品亚洲天堂,亚洲精中文字幕二区三区

頭條

英特爾被曝將出售Altera部分股權(quán)

英特爾被曝將出售Altera部分股權(quán)

路透社報道稱,，銀湖資本和貝恩資本等潛在收購方正準備收購英特爾可編程解決方案事業(yè)部阿爾特拉（Altera）少數(shù)股權(quán),。 Altera 作為 FPGA 領(lǐng)域的頭部企業(yè)，曾發(fā)明世界上第一個可編程邏輯器件。英特爾在 2015 年以近 170 億美元（IT之家備注：當前約 1209.15 億元人民幣）收購了 Altera,。

教程：基于FPGA的Sobel邊緣檢測工作原理

　　在本項目中,，我們將研究如何使用 HLS 構(gòu)建 Sobel 邊緣檢測 IP 核，然后將其包含在我們選擇的 Xilinx FPGA 中,。

發(fā)表于：2022/12/20

教程：FPGA高速信號處理的片外靜態(tài)時序分析

　　在高速信號處理時的時許約束不僅僅包括片內(nèi)時序約束,，要想實現(xiàn)高速信號的有效傳輸就必須進行片外靜態(tài)時序分析。本文作為在高速信號處理時信號輸入輸出的理論參考,，之所以說作為理論參考是因為由于高速信號處理,，具體的一些參數(shù)無法實際計算出來，只能在理論參考的方向進行不斷嘗試,。

發(fā)表于：2022/12/20

入門：FPGA知識匯集-FPGA時序基礎(chǔ)理論

　　對于系統(tǒng)設(shè)計工程師來說,，時序問題在設(shè)計中是至關(guān)重要的，尤其是隨著時鐘頻率的提高,，留給數(shù)據(jù)傳輸?shù)挠行ёx寫窗口越來越小,，要想在很短的時間限制里，讓數(shù)據(jù)信號從驅(qū)動端完整地傳送到接收端,，就必須進行精確的時序計算和分析,。同時，時序和信號完整性也是密不可分的,，良好的信號質(zhì)量是確保穩(wěn)定的時序的關(guān)鍵,，由于反射，串擾造成的信號質(zhì)量問題都很可能帶來時序的偏移和紊亂,。因此,，對于一個信號完整性工程師來說，如果不懂得系統(tǒng)時序的理論,，那肯定是不稱職的,。本章我們就普通時序（共同時鐘）和源同步系統(tǒng)時序等方面對系統(tǒng)時序的基礎(chǔ)知識作一些簡單的介紹。

發(fā)表于：2022/12/20

教程：AMD-XilinxFPGA解決傳輸中的信號完整性方案

　　隨著數(shù)據(jù)帶寬需求的持續(xù)增長,，數(shù)據(jù)傳輸從并行變成串行,，收發(fā)器的速率越來越高，無論在單板內(nèi)或者通過光纖和背板傳輸,，都會帶來一系列信號完整性問題,。信號完整性，是指系統(tǒng)電路在信號傳輸過程中保持信號時域和頻域特性的能力,。如果信號經(jīng)過信號線傳輸后依舊能保持其正確的功能特性,，即信號在電路中能以正確的時序、幅度,、相位等做出相應(yīng)的動作,，就表明該電路有較好的信號完整性。反之，就是信號完整性是有一定的問題的,。信號完整性問題如何解決,，如何保證誤碼率滿足協(xié)議要求，從芯片選型,、電路設(shè)計,，再到PCB Layout的全過程都需要考慮。

發(fā)表于：2022/12/11

入門：FPGA/CPLD設(shè)計的8個常見問題

　　這里的面積指一個設(shè)計消耗FPGA/CPLD的邏輯資源的數(shù)量,，對于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來衡量,，更一般的衡量方式可以用設(shè)計所占的等價邏輯門數(shù)。速度指設(shè)計在芯片上穩(wěn)定運行所能達到的最高頻率,，這個頻率由設(shè)計的時序狀況來決定,，以及設(shè)計滿足的時鐘要求：PAD to PAD TIme 、Clock Setup TIme,、Clock Hold TIme,、Clock-to-Output Delay等眾多時序特征量密切相關(guān)。

發(fā)表于：2022/12/11

入門：簡談Xilinx FPGA原理及結(jié)構(gòu)

　　FPGA是在PAL,、PLA和CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展起來的一種更復(fù)雜的可編程邏輯器件,。它是ASIC領(lǐng)域中的一種半定制電路，既解決了定制電路的不足,，又克服了原有可編程器件門電路有限的缺點,。

發(fā)表于：2022/12/11

入門：FPGA之組合邏輯與時序邏輯,、同步邏輯與異步邏輯的概念

　　如果數(shù)字電路滿足任意時刻的輸出僅僅取決于該時刻的輸入，那么該數(shù)字電路為組合邏輯電路,。相反,，如果數(shù)字電路任意時刻的輸出不僅取決于當前時刻的輸入，而且還取決于數(shù)字電路原來的狀態(tài),，那么該數(shù)字電路為時序邏輯電路,。

發(fā)表于：2022/12/11

入門：相比CPU、GPU,、ASIC,，F(xiàn)PGA的優(yōu)勢

　　最近幾年,，F(xiàn)PGA這個概念越來越多地出現(xiàn)。例如,，比特幣挖礦，就有使用基于FPGA的礦機,。還有,，之前微軟表示，將在數(shù)據(jù)中心里,，使用FPGA“代替”CPU,，等等。其實,，對于專業(yè)人士來說,，F(xiàn)PGA并不陌生，它一直都被廣泛使用,。但是,，大部分人還不是太了解它，對它有很多疑問——FPGA到底是什么,？為什么要使用它,？相比 CPU、GPU,、ASIC（專用芯片）,，F(xiàn)PGA有什么特點？…… 今天,，帶著這一系列的問題,，我們一起來——揭秘FPGA。

發(fā)表于：2022/12/11

入門：了解FPGA比特流結(jié)構(gòu)

　　比特流是一個常用詞匯,，用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件,，包括布線、邏輯資源和IO設(shè)置,。大多數(shù)現(xiàn)代FPGA都是基于SRAM的,，包括Xilinx Spartan 和Virtex 系列。在FPGA上電或隨后的FPGA重新配置期間,，比特流從外部諸如閃存這樣的非易失性存儲器中讀取,，通過FPGA配置控制器的處理，加載到內(nèi)部的配置SRAM中,。

發(fā)表于：2022/12/11

Linux PCIe驅(qū)動框架分析

Linux PCIe驅(qū)動框架分析

發(fā)表于：2022/11/29