一種新型自毀芯片監(jiān)測和執(zhí)行電路的設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>896 K
標(biāo)簽： 自毀芯片 實(shí)時自毀監(jiān)測 自毀行
所需積分：0分積分不夠怎么辦,？
文檔介紹：針對當(dāng)前自毀技術(shù)中，自毀監(jiān)測方式單一且自毀執(zhí)行較長和自毀不徹底,、不穩(wěn)定導(dǎo)致自毀成功率較低的問題,，設(shè)計(jì)了一種同時具備自毀實(shí)時監(jiān)測和執(zhí)行的電路系統(tǒng),。該電路系統(tǒng)設(shè)計(jì)了封裝拆卸和上電時序兩種自毀監(jiān)測方式，使自毀監(jiān)測的方式更加多樣,，提高結(jié)果的準(zhǔn)確性,。同時利用MOS管作為開關(guān)特性，來減少自毀執(zhí)行的時間,。實(shí)驗(yàn)結(jié)果表明,，該電路系統(tǒng)在3.3 V的供電電壓且鉭電容存儲電壓為20 V時，可以通過自毀監(jiān)測電路對工作芯片進(jìn)行實(shí)時的監(jiān)測，同時經(jīng)過測試表明,，從監(jiān)測到自毀信號到自毀執(zhí)行開始,，需要時間為0.28 ms。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。