基于Innovus改善芯片繞線資源的電源網(wǎng)絡(luò)布線方法
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>4163 K
標(biāo)簽： 物理設(shè)計 單元密度 電源規(guī)劃
所需積分：0分積分不夠怎么辦,？
文檔介紹：隨著集成電路的集成度越來越高，芯片的面積越來越小,，芯片內(nèi)單元密度會隨之增加,，這將為芯片的后端物理設(shè)計帶來諸多的挑戰(zhàn),。其中芯片面積的減小直接影響布線資源，導(dǎo)致布線擁塞,，以此造成芯片線路無法繞通以及時序和串?dāng)_的問題,。提出了一種改進(jìn)的電源網(wǎng)絡(luò)的布線方法，極大提升了信號線的走線空間利用率,，有效解決了高集成度芯片的短路問題,。
現(xiàn)在下載
VIP會員,，AET專家下載不扣分；重復(fù)下載不扣分,，本人上傳資源不扣分,。