Innovus機(jī)器學(xué)習(xí)在高性能CPU設(shè)計(jì)中的應(yīng)用
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>624 K
標(biāo)簽： 機(jī)器學(xué)習(xí) Innovus 芯片設(shè)計(jì)
所需積分：0分積分不夠怎么辦,？
文檔介紹：高性能芯片設(shè)計(jì)在7 nm及更高級(jí)的工藝節(jié)點(diǎn)上,，設(shè)計(jì)規(guī)模更大,、頻率更高、設(shè)計(jì)數(shù)據(jù)和可變性更復(fù)雜,，物理設(shè)計(jì)難度增大,。機(jī)器學(xué)習(xí)在多領(lǐng)域均獲得成功應(yīng)用，復(fù)雜的芯片設(shè)計(jì)是應(yīng)用機(jī)器學(xué)習(xí)的一個(gè)很好的領(lǐng)域,。Cadence將機(jī)器學(xué)習(xí)算法內(nèi)置到Innovus工具中,，通過對(duì)芯片設(shè)計(jì)數(shù)據(jù)進(jìn)行學(xué)習(xí)建模，建立機(jī)器學(xué)習(xí)模型,，從而提升芯片性能表現(xiàn),。建立了一個(gè)應(yīng)用機(jī)器學(xué)習(xí)優(yōu)化延時(shí)的物理流程來提升芯片設(shè)計(jì)性能。詳細(xì)討論分析了分別對(duì)單元延時(shí),、線延時(shí)、單元和線延時(shí)進(jìn)行優(yōu)化對(duì)設(shè)計(jì)的影響,，進(jìn)而找到一個(gè)較好的延時(shí)優(yōu)化方案,。最后利用另一款設(shè)計(jì)難度更大，性能要求更高的模塊從時(shí)序,、功耗,、線長等方面較為全面地分析驗(yàn)證設(shè)計(jì)方案的合理性。
現(xiàn)在下載
VIP會(huì)員,，AET專家下載不扣分,；重復(fù)下載不扣分，本人上傳資源不扣分,。