文獻(xiàn)標(biāo)識碼: A
文章編號: 0258-7998(2012)06-0051-03
在移動(dòng)通信環(huán)境中,無線信道千變?nèi)f化,,接收機(jī)接收到的信號往往是信號經(jīng)反射,、折射以及散射的多條路徑在不同時(shí)間點(diǎn)到達(dá)接收端的疊加??梢?,要精確估計(jì)出信道響應(yīng)值十分艱難。信道估計(jì)作為物理層的接收端算法,,為信號檢測提供條件,,對影像數(shù)據(jù)恢復(fù)起著至關(guān)重要的作用。因此,,在接收端進(jìn)行正確可靠的信道估計(jì)研究以及應(yīng)用十分關(guān)鍵[1],。一般而言,PUSCH信道估計(jì)多采用LS算法,,除此之外最小低秩均方算法也比較常用,,LS算法簡單且易實(shí)現(xiàn)[2],故本文采用LS算法,。對于插值的處理本文采用一階線性插值[3],,容易實(shí)現(xiàn)且能滿足對功能的需求。FPGA在數(shù)據(jù)處理方面有著優(yōu)越的性能且非常適合做并行運(yùn)算,,其芯片內(nèi)部一般都含有大量的RAM和多達(dá)幾百個(gè)乘加單元,,利用FPGA進(jìn)行數(shù)據(jù)處理能夠提高數(shù)據(jù)的處理速度。因此用FPGA來實(shí)現(xiàn)信道估計(jì)和插值應(yīng)用在LTE綜合測試儀開發(fā)中是一個(gè)較好的方案,。
LS算法可以簡單地估計(jì)出參考信號輸出的信道傳輸函數(shù)值,,但是算法沒有利用子載波的信道傳輸函數(shù)值的相關(guān)性,沒有考慮噪聲影響,,無法消除噪聲帶來的估計(jì)誤差,。
1.2 線性插值算法
對于數(shù)據(jù)點(diǎn)位置的插值,一般都采用線性插值[5],。線性插值分為一階線性插值和二階線性插值,。線性插值的思想是根據(jù)鄰近子載波和待估計(jì)子載波的頻域響應(yīng)相關(guān)性,利用相鄰導(dǎo)頻子載波的估計(jì)獲取數(shù)據(jù)子載波的估計(jì),一階線性插值實(shí)現(xiàn)起來比較簡單,,二階線性插值實(shí)現(xiàn)起來要復(fù)雜些,。
一階線性插值就是利用前后相鄰的兩個(gè)導(dǎo)頻子載波的信道響應(yīng),線性地計(jì)算出處于它們之間的數(shù)據(jù)子載波上的信道響應(yīng),。以PUSCH 1a格式為例,,如圖1所示為其導(dǎo)頻位置分布圖,對于第k個(gè)子載波,,采用線性插值算法,,其信道的頻域響應(yīng)為:
2 信道估計(jì)及插值在FPGA中的實(shí)現(xiàn)
圖2是PUSCH信道估計(jì)以及插值實(shí)現(xiàn)的整體流程圖,整個(gè)實(shí)現(xiàn)過程是基于PUSCH的1a格式來實(shí)現(xiàn)的,。在整個(gè)系統(tǒng)中每一步都會(huì)用到RAM來暫存數(shù)據(jù),,信道估計(jì)采用最小平方(LS)算法,插值過程采用一階線性插值,。整個(gè)過程采用流水線設(shè)計(jì),,很大程度上提高了數(shù)據(jù)的處理速度。
2.1 FPGA中信道估計(jì)的算法實(shí)現(xiàn)
在PUSHC中通常以每一個(gè)子幀作為處理單元,。首先要提取出PUSCH資源塊中存放DMRS的導(dǎo)頻數(shù)據(jù)組成矩陣Rp,,與發(fā)送端方法相同生成本地的DMRS導(dǎo)頻數(shù)據(jù)Xp。則按照公式Hp(m,,n)=Rp(m,,n)/Xp(m,n)計(jì)算出存放導(dǎo)頻位置資源元素處的信道頻域響應(yīng),,再按照插值方法估計(jì)出數(shù)據(jù)位置的信道頻域響應(yīng),。
最后,通過對握手信號的控制,,把信道估計(jì)計(jì)算出的結(jié)果存儲到RAM中,,以備后面的插值算法使用。
圖5,、圖6分別為一階線性插值的Modelsim仿真圖和板級實(shí)現(xiàn)的Chipscope截圖,。其仿真結(jié)果和實(shí)現(xiàn)結(jié)果是一致的,故已應(yīng)用到項(xiàng)目中,。
LS算法的Verliog[6]程序以及線性插值的Verliog程序已通過Xilinx ISE10[7]的編譯,、仿真驗(yàn)證及板級驗(yàn)證。其結(jié)果與理論值一致,,精確度可以達(dá)到LTE系統(tǒng)的要求,。該算法滿足了硬件對算法的模塊化、規(guī)則化要求,,可以充分發(fā)揮硬件的優(yōu)勢,,是實(shí)現(xiàn)硬件與算法相結(jié)合的一種優(yōu)化方案。本文用硬件的思想實(shí)現(xiàn)LS算法和一階線性插值,既滿足算法的合理性要求,,也滿足了FPGA的設(shè)計(jì)要求,。在FPGA設(shè)計(jì)中,追求的是速度與面積的平衡,,故在此設(shè)計(jì)中采用流水線設(shè)計(jì),每次調(diào)用4個(gè)乘法器,,這樣既提高了速度也節(jié)省了資源,。該算法的FPGA實(shí)現(xiàn)在項(xiàng)目的聯(lián)機(jī)調(diào)試中性能很穩(wěn)定,該實(shí)現(xiàn)方案已經(jīng)應(yīng)用到LTE綜合測試儀項(xiàng)目中,。
參考文獻(xiàn)
[1] 陳發(fā)堂,,李小文,王丹,,等.移動(dòng)通信接收機(jī)設(shè)計(jì)理論與實(shí)現(xiàn)[M].北京:科學(xué)出版社,,2011.
[2] J.J.van de Beek,EDFORS O,,SANDELL M,,et al.On channel estimation in OFDM systems[C].IEEE Vehicle. Technology.Conferenee.Chicago,1995,,7:815-819.
[3] 耿煊,,謝志遠(yuǎn).OFDM系統(tǒng)中基于導(dǎo)頻信道估計(jì)插值算法分析[J].電力系統(tǒng)通訊,2005,,155(26):10-13.
[4] 3GPP TS 36.211 v8.5.0.Evolved Universal Terrestrial Radio Access(E-UTRA).Physical Channels and Modulation(Release 8).[EB/OL].[2009-03].http://www.3gpp.org.
[5] 沈嘉,,索士強(qiáng),金海洋,,等.3GPP長期演進(jìn)(LTE)技術(shù)原理與系統(tǒng)設(shè)計(jì)[M].北京:人民郵電出版社,,2008.
[6] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].2版.北京:北京航空航天大學(xué)出版社,2008.
[7] Xilinx Inc.Foundation series user guide.[EB/OL].[2010-01-03].http://china.xilinx.com/support/documentation/user_guides/ug071.pdf.